題號(hào) | 題目 | 提交時(shí)間 | 狀態(tài) | 運(yùn)行時(shí)間 | 占用內(nèi)存 | 使用語(yǔ)言 | 題解 |
---|
VL41 |
任意小數(shù)分頻
|
2023-07-06
|
答案正確
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇數(shù)分頻
|
2023-07-02
|
答案正確
| < 1ms | 0K | Verilog | |
VL36 |
狀態(tài)機(jī)-重疊序列檢測(cè)
|
2023-07-02
|
答案正確
| < 1ms | 0K | Verilog | |
VL35 |
狀態(tài)機(jī)-非重疊的序列檢測(cè)
|
2023-07-02
|
答案正確
| < 1ms | 0K | Verilog | |
VL34 |
整數(shù)倍數(shù)據(jù)位寬轉(zhuǎn)換8to16
|
2023-06-26
|
答案正確
| < 1ms | 0K | Verilog | |
VL33 |
非整數(shù)倍數(shù)據(jù)位寬轉(zhuǎn)換8to12
|
2023-06-26
|
答案正確
| < 1ms | 0K | Verilog | |
VL31 |
數(shù)據(jù)累加輸出
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
VL31 |
數(shù)據(jù)累加輸出
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
VL30 |
數(shù)據(jù)串轉(zhuǎn)并電路
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
VL29 |
信號(hào)發(fā)生器
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
VL28 |
輸入序列不連續(xù)的序列檢測(cè)
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
VL28 |
輸入序列不連續(xù)的序列檢測(cè)
|
2023-06-09
|
答案正確
| < 1ms | 0K | Verilog | |
234351 |
邊沿檢測(cè)
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234350 |
ROM的簡(jiǎn)單實(shí)現(xiàn)
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234314 |
數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯電路
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234312 |
使用3-8譯碼器①實(shí)現(xiàn)邏輯函數(shù)
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234311 |
實(shí)現(xiàn)3-8譯碼器①
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234313 |
用3-8譯碼器實(shí)現(xiàn)全減器
|
2023-03-13
|
答案正確
| < 1ms | 0K | Verilog | |
234310 |
使用8線-3線優(yōu)先編碼器Ⅰ實(shí)現(xiàn)16線-4線優(yōu)先編碼器
|
2023-03-10
|
答案正確
| < 1ms | 0K | Verilog | |
234309 |
優(yōu)先編碼器Ⅰ
|
2023-03-01
|
答案正確
| < 1ms | 0K | Verilog |
創(chuàng)作者周榜
更多
關(guān)注他的用戶也關(guān)注了: