ASIC（Application-Specific Integrated Circuit）芯片設(shè)計(jì)流程包含以下幾個(gè)步驟：design specification（規(guī)范制定）->design entry（設(shè)計(jì)入口）->design synthesis（綜合）->physical design（物理設(shè)計(jì)）->design sign-off
       而我們常說(shuō)的芯片驗(yàn)證一般指的就是在pre-silicon階段使用仿真工具對(duì)設(shè)計(jì)的功能性進(jìn)行驗(yàn)證。
一般來(lái)說(shuō)一個(gè)完整的硬件研發(fā)部門需要由這四個(gè)職能部門構(gòu)成：硬件設(shè)計(jì)、邏輯設(shè)計(jì)、軟件設(shè)計(jì)、測(cè)試平臺(tái)。其中芯片驗(yàn)證是屬于成品測(cè)試，有時(shí)候會(huì)在單板上去驗(yàn)證某個(gè)單元模塊的芯片的功能實(shí)現(xiàn)情況，根據(jù)給入的信號(hào)和反饋得到的信號(hào)來(lái)判斷，也有公司做芯片測(cè)試儀器產(chǎn)品，用于驗(yàn)證和測(cè)試一個(gè)芯片的性能和電參數(shù)，這樣可以保證生產(chǎn)出來(lái)的芯片性能和電參數(shù)在送出去之前都能通過(guò)檢測(cè)達(dá)到合格。
       硬件設(shè)計(jì)部分需要完成包括但不僅限于產(chǎn)品設(shè)計(jì)書(shū)的文檔編寫(xiě)，具體工作還有器件與芯片的選型、電路各模塊功能的設(shè)計(jì)，各功能模塊之間的通信，整個(gè)電路的設(shè)計(jì)架構(gòu)是最為重要的也是最頂層，決定了整個(gè)電路的布局合不合理以及性能最終實(shí)現(xiàn)情況，
       邏輯設(shè)計(jì)處于硬件設(shè)計(jì)之后，需要實(shí)現(xiàn)由前面已經(jīng)設(shè)計(jì)好的電路的具體功能，電路設(shè)計(jì)好了，每個(gè)模塊需要實(shí)現(xiàn)相應(yīng)的功能，這時(shí)候就要邏輯這塊的同事去編寫(xiě)好功能代碼和運(yùn)維腳本去燒錄到芯片中，比如FPGA和CPLD，F(xiàn)PGA用于數(shù)據(jù)和信息的處理，CPLD可用于整板的運(yùn)維和監(jiān)控。
       軟件設(shè)計(jì)則完成整個(gè)板子的軟件部分，給整板植入一個(gè)操作系統(tǒng)，需要在這個(gè)平臺(tái)上完成各個(gè)模塊之間的功能調(diào)用以及協(xié)同合作，能夠?qū)崟r(shí)看到整板的運(yùn)行情況，以及整板運(yùn)行時(shí)的各參數(shù)指標(biāo)，去控制整板各個(gè)功能的啟用和停止。
       測(cè)試平臺(tái)就負(fù)責(zé)將經(jīng)過(guò)前面處理好的整板進(jìn)行軟硬件測(cè)試，運(yùn)行工作一段時(shí)間，看是否會(huì)出現(xiàn)異常，將測(cè)試以及工作運(yùn)行過(guò)程遇到的異常現(xiàn)象總結(jié)并反饋給前面的軟硬件團(tuán)隊(duì)，溝通解決方案，硬件部分的問(wèn)題交給硬件設(shè)計(jì)部門，軟件部分的問(wèn)題交給軟件設(shè)計(jì)部門。反饋回去之后，再重新走一遍前面的流程，確保新引進(jìn)的變動(dòng)不會(huì)對(duì)整板功能實(shí)現(xiàn)帶來(lái)影響。
       芯片驗(yàn)證工程師的工作內(nèi)容就是編碼驗(yàn)證IC模塊，驗(yàn)證設(shè)計(jì)代碼，具體就是根據(jù)芯片規(guī)格和特點(diǎn)設(shè)計(jì)并實(shí)現(xiàn)驗(yàn)證環(huán)境；根據(jù)芯片或模塊的規(guī)格，利用已實(shí)現(xiàn)的驗(yàn)證環(huán)境進(jìn)行驗(yàn)證和回歸。#通信硬件知識(shí)分享##芯片驗(yàn)證與設(shè)計(jì)##硬件開(kāi)發(fā)崗知多少#