欧美1区2区3区激情无套,两个女人互添下身视频在线观看,久久av无码精品人妻系列,久久精品噜噜噜成人,末发育娇小性色xxxx

OPPO-硬件工程師-面經(jīng)

第一次面和第二次面都著重問(wèn)了項(xiàng)目,先進(jìn)行自我介紹,然后是介紹項(xiàng)目經(jīng)歷,因?yàn)槲覜](méi)針對(duì)項(xiàng)目,就主要聊的畢業(yè)論文。其中針對(duì)我的論文討論了一些細(xì)節(jié)處理的問(wèn)題,主要目的是確定你是真的做過(guò)這個(gè)項(xiàng)目,問(wèn)了模電和數(shù)電相關(guān)知識(shí)、電路的二極管,三極管,555芯片,通信協(xié)議,靜態(tài)工作點(diǎn)等電路圖,雖然硬件工程師更要求模電項(xiàng)目方面的經(jīng)驗(yàn)。

但面試官也沒(méi)有咄咄逼人,會(huì)耐心地聽你講完項(xiàng)目然后提問(wèn)題。

二面的面試官還會(huì)和你聊聊人生,但我也沒(méi)告訴我過(guò)了沒(méi)

1.簡(jiǎn)單進(jìn)行一下自我介紹

2.描述你所做項(xiàng)目中最難的兩個(gè)

3.著重描述項(xiàng)目過(guò)程中遇到的最難點(diǎn),你是怎么去解決的

4.最好就是聊聊人生,問(wèn)問(wèn)你職業(yè)的規(guī)劃和看法。

全部評(píng)論
有后續(xù)咩樓主
點(diǎn)贊 回復(fù) 分享
發(fā)布于 2022-12-13 19:41 上海

相關(guān)推薦

??內(nèi)推碼:內(nèi)推碼:MXA4QC(最新內(nèi)推碼,免篩選直通筆試)??內(nèi)推鏈接:點(diǎn)擊此處跳轉(zhuǎn)??低晝?nèi)推通道(內(nèi)推后可通過(guò)郵件/官網(wǎng)查詢進(jìn)度,簡(jiǎn)歷優(yōu)先處理)?筆試內(nèi)容編程題(C語(yǔ)言):鏈表操作、數(shù)組排序等(中等難度)。FPGA基礎(chǔ):時(shí)序邏輯和組合邏輯的區(qū)別?跨時(shí)鐘域處理方法(FIFO、握手協(xié)議等)。Verilog實(shí)現(xiàn)4位計(jì)數(shù)器(手撕代碼)。簡(jiǎn)答題:FPGA開發(fā)流程、亞穩(wěn)態(tài)成因及解決措施。?技術(shù)一面(重點(diǎn)考察項(xiàng)目+基礎(chǔ))自我介紹(突出FPGA相關(guān)項(xiàng)目經(jīng)驗(yàn))。項(xiàng)目深挖:詳細(xì)說(shuō)明某個(gè)FPGA項(xiàng)目的設(shè)計(jì)架構(gòu)、遇到的時(shí)序問(wèn)題及解決方法。如何優(yōu)化資源利用率?是否做過(guò)功耗分析?專業(yè)問(wèn)題:FIFO深度計(jì)算(給出讀寫頻率,手算公式)。狀態(tài)機(jī)設(shè)計(jì):兩段式和三段式的區(qū)別。時(shí)序約束中 create_clock 和 generate_clock 的區(qū)別。手撕代碼:用Verilog實(shí)現(xiàn)序列檢測(cè)器(檢測(cè)1011)。反問(wèn)環(huán)節(jié):團(tuán)隊(duì)主要方向、實(shí)習(xí)期培養(yǎng)計(jì)劃。?技術(shù)二面(綜合能力+場(chǎng)景題)簡(jiǎn)歷補(bǔ)充提問(wèn):項(xiàng)目中是否使用過(guò)AXI協(xié)議?具體應(yīng)用場(chǎng)景?對(duì)FPGA開發(fā)中仿真驗(yàn)證的理解(UVM/VCS等工具)。場(chǎng)景題:設(shè)計(jì)一個(gè)圖像采集系統(tǒng)(涉及CameraLink接口和DDR緩存)。如何解決多時(shí)鐘域下的數(shù)據(jù)同步問(wèn)題?開放問(wèn)題:如果項(xiàng)目進(jìn)度延遲,你會(huì)如何協(xié)調(diào)?對(duì)??禈I(yè)務(wù)(如安防、智能硬件)的了解??HR面實(shí)習(xí)時(shí)長(zhǎng)、到崗時(shí)間確認(rèn)。個(gè)人職業(yè)規(guī)劃,是否愿意長(zhǎng)期發(fā)展。團(tuán)隊(duì)合作中遇到?jīng)_突如何解決?期望薪資(實(shí)習(xí)薪資一般固定,可回答“按公司標(biāo)準(zhǔn)”)。?面試體驗(yàn) & 建議準(zhǔn)備重點(diǎn):熟記FPGA基礎(chǔ)知識(shí)(時(shí)序分析、跨時(shí)鐘域、常用IP核)。項(xiàng)目經(jīng)歷需清晰表述技術(shù)細(xì)節(jié)和優(yōu)化思路。刷《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》和《FPGA原理與結(jié)構(gòu)》相關(guān)例題。避坑提示:避免對(duì)簡(jiǎn)歷中不熟悉的技術(shù)棧過(guò)度夸大。手撕代碼需注意代碼規(guī)范(如非阻塞賦值、低功耗設(shè)計(jì))。內(nèi)推優(yōu)勢(shì):進(jìn)度快且可跟進(jìn)內(nèi)推人查詢結(jié)果,建議盡早投遞!最新內(nèi)推碼/崗位咨詢:可評(píng)論區(qū)留言,祝大家offer多多! ??#內(nèi)推# #應(yīng)屆# #實(shí)習(xí)# #??低? #FPGA#
點(diǎn)贊 評(píng)論 收藏
分享
評(píng)論
6
30
分享

創(chuàng)作者周榜

更多
牛客網(wǎng)
??推髽I(yè)服務(wù)